Mise en oeuvre d'un boîtier d'un transistor GaN optimisé haut rendement (70% PAE) et large bande (1GHz) en bande S
Abstract
Ce papier expose une nouvelle méthodologie doptimisation dun boîtier de transistor GaN pour la conception damplificateur très haut rendement et large bande, fournissant 70% de PAE sur 1GHz en bande S. Ces performances sont obtenues en optimisant uniquement les impédances à la fréquence fondamentale. En effet, le contrôle des impédances aux fréquences harmoniques du transistor est réalisé lors du câblage de la puce dans son boîtier. Des mesures load-pull à 3.2GHz ont démontré que la PAE atteint 72% en optimisant uniquement le fondamental, soit 8 points de PAE en plus par rapport à un transistor sous pointes. De plus, les variations de la PAE à lharmonique 2 sont de 6 points seulement ce qui assure un fonctionnement haut rendement du transistor en boîtier.
Sign up today - FREE
Mendeley saves you time finding and organizing research. Learn more
- All your research in one place
- Add and import papers easily
- Access it anywhere, anytime
Start using Mendeley in seconds!
Readership Statistics
Groups
 |