Application of Pulsed Plasmas for Nanoscale Etching of Semiconductor Devices : A Review

Abstract

As the size of the semiconductor devices shrinks to nanometer scale, the importance of plasma etching process to the fabrication of nanometer scale semiconductor devices is increasing further and further. But for the nanoscale devices, conventional plasma etching technique is extremely difficult to meet the requirement of the device fabrication, therefore, other etching techniques such as use of multi frequency plasma, source/ bias/gas pulsing, etc. are investigated to meet the etching target. Until today, various pulsing techniques including pulsed plasma source and/or pulse-biased plasma etching have been tested on various materials. In this review, the experimental/theoretical studies of pulsed plasmas during the nanoscale plasma etching on etch profile, etch selectivity, uniformity, etc. have been summarized. Especially, the researches of pulsed plasma on the etching of silicon, SiO 2 , and magnetic materials in the semiconductor industry for further device scaling have been discussed. Those results demonstrated the importance of pulse plasma on the pattern control for achieving the best performance. Although some of the pulsing mechanism is not well established, it is believed that this review will give a certain understanding on the pulsed plasma techniques. 1. 서 론 1.1 반도체산업에서의 플라즈마 식각 개발 반도체 소자 공정에 플라즈마가 폭넓게 사용되고 있으며 이 중 플라즈마 식각 공정은 플라즈마에 의 해 생성된 이온, 반응성 기체 혹은 라디칼을 이용 하여 기판물질을 제거하는 식각 방식으로 공정의 정밀성 확보, 미세화, 저손상 등의 측면에서 필수불가 결한 공정요소라고 할 수 있다 1). 따라서 지난 20여년 동안 전자회전공명 플라즈마(ECR, electron cyclotron resonance plasmas), 헬리콘 플라즈마(helicon wave plasmas), 유도결합형 플라즈마(ICP, inductively coupled plasmas), 정전결합 플라즈마(CCP, capacitively coupled plasma) 등이 앞서 기술된 기술적 한계를 극복하고 최적화된 플라즈마 조절을 위하여 반도체 식각 공 정 등에 통상 사용되어 왔다 2-8). 그러나 소자 미세 화에 따른 재료적 한계 및 기술적 난이도의 증가로 식각 균일도 및 임계치수(critical dimension) 제어, 식각 선택도(etch selectivity) 및 식각 프로파일 확 보, 전하축적, 식각 손상(etch damage: structural and electrical), 패턴왜곡 등의 문제가 지속적으로 대두 되고 있다. 따라서 나노미터급의 미세공정에서 다 양한 식각 파라미터를 조절하여 이를 해결하는 문 제는 메모리 분야의 축소화 요구에 대한 기술적 난